Axiro Semiconductor 是一家快速发展的科技公司，专注于先进芯片设计和嵌入式解决方案。我们以创新驱动的文化、全球人才网络以及为下一代应用程序构建可扩展、高性能系统的承诺而闻名。

职责 

• 与高级工程师合作，了解设计规范并协助为模拟、射频和混合信号模块设计晶体管级布局。
• 在指导下执行模拟模块（运算放大器、带隙、电流）和定制电路的布局设计。
• 确保 DRC、LVS、ERC 和其他验证检查符合 代工厂要求
• 在布局设计中遵循匹配、对称、屏蔽和噪音隔离的最佳实践 布局设计
• 与电路设计师和验证工程师合作，确保设计 满足设计意图。
• 维护正确的设计工作文档并遵守项目时间表。

要求

• 对 MOS 器件、模拟电路和半导体基础知识有基本了解。
• 熟悉 Cadence Virtuoso 或类似的 EDA 工具（学术背景可接受）。
• 了解匹配、共同质心等布局技术 屏蔽和保护环。
• 了解设计规则 (DRC)、布局与原理图 (LVS) 和寄生 了解效果者优先。
• 具备良好的解决问题能力，注重细节。
• 强烈的学习意愿和适应快节奏的半导体设计 工作流程
• 需要半导体制造方面的知识。