Axiro 半导体私人有限公司Ltd. 是一家领先的无晶圆厂半导体公司，总部位于印度班加罗尔，专门为全球 5G/6G、国防、卫星通信和工业物联网市场提供高性能芯片设计。在 Murugappa 集团通过 CG Power 的支持下，Axiro 利用先进的设计能力和全球战略制造合作伙伴关系来交付数百万个 IC。 Axiro 非常注重创新、印度的知识产权所有权和可持续增长，处于印度半导体使命的最前沿。

职位描述

Preferred:

• Experience in power amplifier design.
• Familiarity with EM simulation tools: EMX, Keysight Momentum, HFSS.
• Exposure to SOI and GaAs technologies.
• 后退ground in analog/mixed-signal design (e.g., BGR, op-amps) and Verilog-based RTL.
• Understanding of post-silicon qualification (e.g., ESD, HTOL).
• Work with the validation engineers to bring up the chip in the lab and optimize the setting tomeet the design specification.

职责 

Work independently to develop innovative and differentiating RFIC blocks and topologies for 高-performance ICs.

• Working closely with the chip-lead to derive specifications for RF sub-blocks.
• Do literature survey and propose new innovative 建筑学s to meet the design specifications.
• Work diligently to optimize the design to get the best out of the technology.
• Build simulation test benches and run extensive simulations using Cadence Virtuoso/ADS suite.
• Do RFIC layout and run EM extr行动 to capture parasitic LRC accurately.
• Document the design procedure and progress in a periodic manner.
• Collaborate and guide 其他 designers and re查看 their work.

要求

M.Tech。毕业后具有 RFIC 设计实践经验或 2 年以上实践经验。

• 拥有设计射频模块的经验：LNA、混频器、开关、PA、VGA 等
• 在放大器、匹配网络、电流镜和关键射频指标（增益、）方面拥有坚实的基础
• NF、IIP3、OP1dB、ACPR、EVM）。
• 深入了解直流偏置、频率响应、稳定性、噪声和非线性（IIP3、IP1dB）。
• 接触流片、实验室调配和表征。
• 精通 Keysight ADS 和 Cadence Virtuoso（Schematic、Maestro、ADEXL、Layout XL、Spectre/AMS）。
• 具备良好的 SoC 开发沟通能力和协作思维。